AMD przygotowuje się do premiery architektury Zen 6, która zadebiutuje w 2026 roku w procesorach serwerowych Epyc „Venice” i konsumenckich Ryzen „Medusa”. Według najnowszych doniesień, potwierdzonych m.in. przez znanego informatora Kepler_L2, chipy obliczeniowe (CCDs) mają być produkowane w procesie TSMC N2P, podczas gdy nowe układy I/O przeniosą się na litografię N3P.
Zen 6 i Zen 6c – większe bloki CCD w 2 nm
Architektura Zen 6 po raz pierwszy wprowadzi 12-rdzeniowe bloki CCD zamiast dotychczasowych ośmiordzeniowych, co oznacza większą gęstość obliczeniową zarówno w desktopowych Ryzenach, jak i serwerowych Epyc. Z kolei wariant Zen 6c – nastawiony na wysoką efektywność – zaoferuje bloki Dense-CCD z 32 rdzeniami, czyli dwukrotnie więcej niż w Zen 5c, który bazuje jeszcze na TSMC N3E.
Nowy chiplet I/O-Die w N3P
Jeszcze większą zmianą ma być przejście chipletu I/O-Die na litografię N3P. Obecnie jednostki te produkowane są w starszym procesie TSMC N6, więc różnica technologiczna będzie znacząca.
Epyc „Venice” z nawet 256 rdzeniami
Rodzina serwerowych procesorów Epyc 9006 „Venice” ma obsługiwać maksymalnie 8 chipletów, z których każdy będzie wyposażony w 32 rdzenie Zen 6. Oznacza to możliwość stworzenia procesora serwerowego z aż 256 rdzeniami w litografii 2 nm.
Dla porównania obecna generacja Epyc 9005 „Turin” oferuje maksymalnie 128 rdzeni Zen 5 (w wersji Classic z 16 CCDs x 8 rdzeni) lub 192 rdzenie Zen 5c (w wersji Dense z 12 CCDs x 16 rdzeni).
Ryzen „Medusa” i kolejność premier
Choć AMD potwierdziło, że Epyc „Venice” zadebiutuje w 2026 roku, nie ma jeszcze jasności, czy procesory Ryzen „Medusa” trafią na rynek wcześniej, czy dopiero po premierze serwerowych układów.
źródło: ComputerBase
